Spisu treści:
- Krok 1: Co to jest UART?
- Krok 2: Specyfikacje
- Krok 3: Podejście projektowe
- Krok 4: Wyniki symulacji
- Krok 5: Załączone pliki
Wideo: Projekt UART w VHDL: 5 kroków
2024 Autor: John Day | [email protected]. Ostatnio zmodyfikowany: 2024-01-30 11:30
UART to skrót od Universal Asynchronous Receiver Transmitter. Jest to najpopularniejszy i najprostszy protokół komunikacji szeregowej. W tej instrukcji dowiesz się, jak zaprojektować moduł UART w VHDL.
Krok 1: Co to jest UART?
Aby komunikować się z różnymi urządzeniami peryferyjnymi, procesory lub kontrolery zwykle wykorzystują komunikację UART. Jest to prosta i szybka komunikacja szeregowa. Ponieważ UART jest minimalnym wymaganiem w prawie wszystkich procesorach, są one zwykle projektowane jako rdzenie Soft IP w VHDL lub Verilog w celu ponownego użycia i łatwości integracji.
Krok 2: Specyfikacje
Specyfikacje projektowanego UARTa podane są poniżej:
* Standardowe sygnały UART.
* Konfigurowalna szybkość transmisji od 600-115200.
* Próbkowanie = 8x @odbiorca
* Sprawdzona konstrukcja FPGA - na płycie Xilinx Artix 7.
* Testowany na urządzeniach peryferyjnych UART, Hyperterminal pomyślnie - wszystkie szybkości transmisji
Krok 3: Podejście projektowe
-
Będziemy projektować 3 moduły, które później zintegrujemy, aby skompletować UART.
- Moduł nadajnika: dba o szeregową transmisję danych
- Moduł odbiornika: dba o odbiór danych szeregowych
- Moduł generatora bodów: Dba o generowanie zegara w bodach.
- Moduł generatora bodów jest dynamicznie konfigurowalny. Generuje dwa zegary bodów z zegara głównego, zgodnie z pożądaną prędkością. Jeden dla nadajnika, drugi dla odbiornika.
- Moduł odbiornika wykorzystuje częstotliwość próbkowania 8x, aby zminimalizować prawdopodobieństwo błędu w odbiorze, tj. zegar bodów odbiornika jest zegarem bodów 8x nadajnika.
- Sygnały sterujące do sterowania nadawaniem i odbiorem, a także sygnał przerwania.
- Standardowy interfejs szeregowy UART bez bitu parzystości, jeden bit stopu i startu, 8 bitów danych.
- Interfejs równoległy do komunikacji z hostem, tj. procesor lub kontroler, który dostarcza i odbiera dane równoległe do i z UART.
Krok 4: Wyniki symulacji
Krok 5: Załączone pliki
* Moduł nadajnika UART - plik vhd
* Moduł odbiornika UART - plik vhd
* Moduł generatora bodów - plik vhd
* Moduł UART - Główny top moduł integrujący powyższe moduły - plik vhd
* Pełna dokumentacja UART IP Core - pdf
W przypadku jakichkolwiek pytań zapraszam do kontaktu:
Mitu Raj
śledź mnie:
W przypadku pytań prosimy o kontakt: [email protected]
Zalecana:
Projekt prostego czterokierunkowego asocjacyjnego kontrolera pamięci podręcznej w VHDL: 4 kroki
Projekt prostego czterokierunkowego skojarzonego kontrolera pamięci podręcznej w VHDL: W mojej poprzedniej instrukcji widzieliśmy, jak zaprojektować prosty, bezpośrednio mapowany kontroler pamięci podręcznej. Tym razem idziemy o krok do przodu. Będziemy projektować prosty czterokierunkowy kontroler asocjacyjnej pamięci podręcznej. Korzyść ? Mniej chybień, ale kosztem wydajności
Projekt programowalnego kontrolera przerwań w VHDL: 4 kroki
Projekt programowalnego kontrolera przerwań w VHDL: Jestem przytłoczony rodzajem odpowiedzi, które otrzymuję na tym blogu. Dziękuję chłopakom za odwiedzenie mojego bloga i zmotywowanie mnie do dzielenia się z wami moją wiedzą. Tym razem przedstawię projekt kolejnego interesującego modułu, który widzimy we wszystkich SOC-ach -- Przerwanie C
Projekt I2C Master w VHDL: 5 kroków
Projekt Master I2C w VHDL: W tej instrukcji omawiamy projektowanie prostego mastera I2C w VHDL. UWAGA: kliknij każdy obraz, aby zobaczyć pełny obraz
Projekt prostego kontrolera VGA w VHDL i Verilog: 5 kroków
Projekt prostego kontrolera VGA w VHDL i Verilog: W tej instrukcji zaprojektujemy prosty kontroler VGA w RTL. Kontroler VGA to układ cyfrowy przeznaczony do sterowania wyświetlaczami VGA. Odczytuje z bufora ramki (pamięć VGA), który reprezentuje ramkę do wyświetlenia i generuje niezbędn
Projekt SPI Master w VHDL: 6 kroków
Projekt SPI Master w VHDL: W tej instrukcji zaprojektujemy od podstaw SPI Bus Master w VHDL